

⑩日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平2-288368

filnt. Cl. 5

識別記号

庁内整理番号

母公開 平成2年(1990)11月28日

H 01 L 29/788

7514-5F 7013-5F

29//8

3 7 1 3 0 1 Z

審査請求 未請求 請求項の数 2 (全4頁)

3発明の名称 半導体装置の製造方法

②特 願 平1-109642

20出 願 平1(1989)4月28日

切発 明 者 両 角

29/792

幸 男

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

邳代 理 人 弁理士 鈴木 喜三郎 外1名

明 知 专

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 強誘電体験が能動業子の形成された同一半 媒体基板上に集積された半導体装置に於いて、前 記強誘電体機を挟む電極の少なくともいずれかは、 装強誘電体機と同一マスクパターンにより形成さ れていることを特徴とする半導体装置の製造方法。 (2) 強誘電体膜とこれを挟む電極の少なくとも いずれかのエッチングを、同一の装置内で引き続い で行なうことを特徴とする請求項1記載の半導体 装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は強調電体膜を用いた半導体装置、特に 電気的に書き換え可能な不得発性メモリの製造方 法に関するものである。

(従来の技術)

従来の半導体不揮発性メモリとしては、MIS 型トラジスタが一般に使用されEPROM(紫外 統消去型不揮発性メモリ)、 EEPROM (徴気 的書き換え可能製不揮発性メモリ)などとして実 用化されているものの、これらは書き換え電圧が 約20V前後と高いことや豊き換え時間が長いこ とが問題とされている。従って最近は、電気的に 分極が反転可能な強誘地体膜を用いて、書き込み 時間と読み出し時間が原理的にほぼ間じで、電源 をきっても分極が保持される不揮発性メモリが促 案されている。この様な強誘電体膜を用いた不祥 発性メモリについては、例えば米国特許4149 302の様に、シリコン落板上に強誘環体膜から なるキャパシタを集積した構造や、米国特許38 `3 2700の様にMIS里トランジスタのゲート 部分に強誘性体膜を配置したもの、あるいはIE DM:87pp. 850-851の様に強誘電体 膜をMOS型半導体装置に積層した構造の不揮発

性メモリが提案されている。従来これらの製造方 法は、例えば第2図の様に、MOSトランジスク 等の半導体素子が形成されたシリコン基板11上 のフィールド酸化膜12や第1の層間絶録膜17 を介して、Poly~Si等の導電機を改進させ、 これをCF4等のフロロカーポン系のガスを用い たドライエッチャーでパターニングした下部電極 18を形成してある。ここで、13はゲート絶縁 腹、14はPoly-Si等を用いたゲート電極 で、15、16はソース、ドレイン等のN型不能 物層である(第2図(a))。次いで強誘用体験 19ELTPBTIO3PPZT (PBTiO3 /PbZrO3)、PLZT (La/PbTiO 3/Pb2r03) 等を約5000人スパッタリ ングした後無処理し結晶性の改善を行なってから、 HC1、HFとNH4Fの混合液で前記強誘性体 膜19を所定形状にエッチングしてある。次に、 AI合金をスパッタリング、パターニングし、上 部電瓶20とする(第2図(b))。 続いて第2 の層間絶縁勝21としてシリコン酸化腺を気相成

長し、コンタクトホール関孔後、A 1 合金による 金属配線 2 2 を施してある(第 2 図(c))。 (発明が解決しようとする理論)

しかしながら従来技術では、強誘電体膜19や 上部、下部電極18、20は各々別の工程でパタ ーニングされている為、寸法精度、合わせ精度の 再現性、工程数に問題があった。又、パターニン グを繰り返すごとに第1の勝間絶縁膜17が薄く なってしまうことや、コンタクトホールを開孔す る時に上部電極上とシリコン括板の不純物層上の 層間絶縁膜の厚みが異なるため、上部電極がエッ チングされてしまうことがあり、集積化、生産性 の面で問題となっていた。

しかるに本発明は、かかる問題点を解決するもので、低コストで製造容易な微細半導体装置、特に強誘電体膜を用いた不揮発性メモリの実用化と安定供給を行なうことを目的としたものである。 (課題を解決するための手段)

本乳明の半導体装置の製造方法は、強誘電体膜が能動素子の形成された同一半導体基板上に集積

された半導体装置に於いて、前記強誘電体膜を挟む電極の少なくともいずれかは、接強誘電体膜と 同一マスクパターンにより形成されていることを 特徴とする。

(実施例)

本発明の半球体装置製造方法の一実施例を、第1図に基づいて詳細に説明する。例えばP型シリコン基板11上に選択酸化によってフィールド酸12を成長した後、200人のシリコン酸化酸でなるゲート絶縁酸13と、例えばリンドープしたPoly-Siでなるゲートでなるが、ドレインを第1し、これらと自己整合的にソース、ドレインを第1し、ごれも時間15、16形成のたためリンを第1のを開発を設ける。これに定知のための整備17として気になる。これに定化のための整備17として気になる。これに発生のたのでは、第1図(a))。次に、約3を約5000人のPoly-Siを気になった。

50℃で熱処理し結晶性改善を行ない、再度 P o ly-Siを気相成長させ不能物をドーピングす る。ここで強誘電体膜の熱処理は、上部電極とな るPoly-Siの成長時に、同一炉で行なって も良い。次に、フォトレジスト30をマスクにし てECR(煮子サイクロトロン非吸) 思ドライエ ッチャーでC。Clafi、SF6とAィガス符 を川いて、前記強誘電体膜 19と上部、下部電極 20、18となるPoly-Siを所定形状に、 同一チャンパー内で連続してドライエッチングし た(第1図(b))。続いてフォトレジスト30 を制盤後、シリコン酸化膜を気相成長させた第2 の層間絶縁膜21と第1の層間絶縁膜17等にコ ンタクトホールを開孔し、約1.0μmの厚みで スパッタリングしたAI合金膜をフォトエッチン グして企画配線22とした (第1図 (c))。 そ の後、プラズマ成長によるシリコン堂化機を積形 させ表面保護膜とし、更に外部低極取り出し川の パッドを開孔した。

このようにしてなる半導体装置は、強誘電体膜

と下部あるいは上部危極がほぼ自己整合的に形成 されるので、寸法の制御が容易になり従来に比べ **集積化が出来た。又フォトエチング回数が減り、** 工数低減と共に層間絶縁膜の厚みが確保出来た。 更にキャパシタと不純物層の接続が下部市區と直 接取れ、ホール関孔時に上部電極がエッチングで 除去されることがなくなった。尚、強誘组体膜1 9としてPbTiO3に替えて、PZT、PL2 Tを用いたものも実施し同様な効果が得られた。 又、強誘電体費と上、下部電極の3階を開助エッ チングする他に、強誘電体機と下部電極、強誘電 体膜と上部電極のそれぞれを開時エッチングして も良い。一方、上部、下部電極としてPoly-Siを用いたが、この他にa‐SiあるいはTi、 W、Mo、Ta、Ptのような高融点金属やシリ サイドもしくは窒化物、これらの化合物の小脳、 核階構造でも応用可能である。更に本発明は、強 誘電体膜のメモリ構造がMOSICを含むシリコ ン基板上に形成された場合について説明したが、 CMOS、パイポーラあるいはこれらの複合素子

の1C構造、又基板はGaAsなどの化合物半導体を用いても良い。

(発明の効果)

以上の様に本発明によれば、強誘電体験と上部あるいは、下部電極を同時エッチングすることにより、集積化、生産性に優れた半導体装置、特に不確発メモリの実用化と安定供給に寄与出来るものである。

4. 図面の簡単な説明

第1図(a)~(c)は、本発明による半導体 装置製造方法の実施例を示す機能断面図である。

第2図(1)~(c)は、従来の半導体装置製造方法に係わる機略断面図である。

- 11・・・シリコン基板
- 12・・・・フィールド酸化膜
- 13・・・ゲート絶縁膜
- 14・・・・ゲート電極
- 15、16・不純物層

- 17.・・・第1の層間絶縁膜
- 18・・・・下部電極
- 19・・・・強誘電体腺
- 20・・・・上部電極
- 21・・・第2の層間絶辞機
- 22・・・・金属配線
- 30・・・フォトレジスト

. 以上

出版人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 専三郎(他1名)







